IT之家 3 月 21 日消息，軍共計平聯發科昨日宣布攜手光通信廠商 Ranovus 推出新一代共封裝光學（CPO）ASIC 設計平臺，封裝提供異質整合高速電子與光學型號的光學 I / O 解決方案。

相較于電信號，推臺光信號在傳輸距離和能耗方面都具有先天優勢，聯發領域聯手因此共封裝光學 CPO 是科進未來高速互聯技術的熱門研究方向。

聯發科表示，軍共計平該平臺包含 112Gbps 長距離 SerDes（IT之家注：串行器-解串器）和來自 Ranovus 公司的封裝 Odin 光學引擎，相較已有方案可進一步縮短 PCB 面積、光學降低成本、推臺提升帶寬密度，聯發領域聯手還可降低一半的科進系統功耗。

該 CPO ASIC 平臺利用可拆卸插槽配置 8 組 800Gbps 電信號鏈路及 8 組 800Gbps 光信號鏈路，軍共計平在具有便利性的同時，也可提供更高的彈性，可依客戶需求靈活調整配置。

聯發科表示這一平臺基于 3nm 制程，涵蓋從設計到生產過程所需的完整解決方案，包含 UCIe 等裸晶對裸晶接口、InFO 等封裝技術、PCIe 與 HBM 等高速傳輸接口，以及熱力學和機械整合設計，可滿足客戶最嚴苛的需求。

聯發科技公司資深副總經理游人杰表示：“生成式 AI 的崛起，不僅帶動了內存帶寬和容量提升的需求，對傳輸介面的密度和速度的需求也急遽增加。掌握最新的光電界面整合技術，讓聯發科技能為資料中心（數據中心）提供最先進、最有彈性的客制化芯片解決方案。”

廣告聲明：文內含有的對外跳轉鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節省甄選時間，結果僅供參考，IT之家所有文章均包含本聲明。